数字设计ic芯片流程
前端设计的主要流程：
规格制定
芯片规格: 芯片需要达到的具体功能和性能方面的要求
详细设计
就是根据规格要求，实施具体架构，划分模块功能。
HDL编码
使用硬件描述语言（
vhdl
Verilog
hdl）将功能以代码的形式描述实现。换句话也就是说将实际的硬件电路功能通过HDL语言描述起来，形成RTL代码
(使用cadence软件)
仿真验证
仿真验证就是检验编码设计的正确性，仿真验证工具Mentor公司的
Modelsim
，Synopsys的VCS，还有Cadence的NC-
Verilog
均可以对RTL级的代码进行设计验证
？（使用Cadence或
Modelsim
或Synopsys的VCS等软件）
STAStatic Timing Analysis
（STA），静态时序分析，
属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（
setup time
）和保持时间（
hold time
）的违例（
violation
）。一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现 ...