启芯学堂SoC芯片设计系列课程.pdf            250.0 KB
启芯年度SoC芯片设计与验证培训计划.pdf            188.0 KB
Verilog RTL 编程实践.pdf            769.0 KB
Verilog RTL 编程实践(免密码).pdf            769.0 KB
+code            23.5 MB
  library.tar.gz             20.0 MB
  lab07_mem.tar             1.9 MB
  lab06_pll_serdes.tar             110.0 KB
  lab05_scan_ff.tar             160.0 KB
  lab04_sequential_logic.tar             160.0 KB
  lab03_param_counter.tar             750.0 KB
  lab02_vector_extend.tar             10.0 KB
  lab01_instroduction.tar.gz             436.0 KB