同步时序逻辑电路下
第一页，共72页。
同步时序逻辑电路设计
设计分五步进行:根据功能要求作出原始状态图和状态表（含多余状态）状态化简(消去多余状态) 状态分配(状态编码)选定触发器，求出输出函数和激励函数表达式画出逻辑电路 (按输出函数和激励函数式)               
第二页，共72页。
（1）建立原始状态图和状态表  
设计要求  原始状态图（关键）
        不要想着节省状态，一定要画全；要考虑到从每个状态出来所有的输出情况。从两个方面着手确定输入与输出变量确定电路应包含的状态数 (一个不能少)和状态之间的关系 (关系不能错)。
即 输入为串行二进制码 当x = 101时，输出Z = 1
【例1】：输入序列101 检测器的设计
当x  101时，输出Z = 0
第三页，共72页。