高速电路PCB设计实践

    高速数字信号由信号的边沿速度决定，一般认为上升时间小于4倍信号传输延迟时，可视为高速信号。平常讲的高频信号是针对信号时钟频率而言的。设计开发高速电路应具备信号分析、传输线、模拟电路的知识
频率 vs. 信号沿即信号的时钟频率Fclock vs. 信号的有效频率Fknee
Tr信号的上升时间