低功耗异步80C51微处理器设计
低电压是微处理器低功耗设计最有效的方法之一。工艺参数波动对电路延时的影响随着电压的降低而增大,同步电路需要保留额外的时序余量来保证其功能正确,由此导致的性能下降成为低电压设计的瓶颈。
异步电路通过握手保证时序的正确性,虽然面积开销较大,但可以自适应工艺参数波动带来的影响,在低电压下具有高性能低功耗的特点,适合应用于低电压微处理器设计。本文使用定制NCL(Null Convension Logic)单元与双轨数据编码设计了基于SMIC 40nm的低功耗异步80C51微处理器。
首先根据异步电路的结构,建立异步电路的延时和功耗模型,论证了异步电路低电压下相对同步电路性能和功耗上的优势。通过不同类型的异步电路模型对比,确定了采用NCL逻辑异步电路的技术路线。
其次,异步80C51微处理器设计使用了全新的精简三级流水架构,简化了流水线结构,增加了组合逻辑的级数,降低了局部工艺参数波动对延时的影响,并降低了功耗。在寄存器堆设计中,通过对寄存器堆中相同功能的寄存器进行合并,降低了寄存器堆的功耗。
采用分支电路优化的方法,对微处理器中电路中的冗余反馈逻辑进行了精简, ...