分 数       一、 现有 8 位加法器,输入分别为被加数 X= X8 ~ X1,加数 Y=Y8 ~ Y1，进位输入
  评卷人       C0 ,输出 S= S8 ~ S1，第 8 位为最高位，C8 为最高位进位,完成下列各题。(14 分)
                       S
                  C8        C0
                    加法器(8 位)
                     X  Y
           1)若该 8 位加法器是由 8 个一位全加器 FA 串联构成， FA 内部结构如
           图所示,假设所有门电路时间延迟均为 1T，则全加器 FA 的关键时延为
           3T  。8 位串行加法器关键时延为         17T  。(4 分)
           2）结合组合逻辑电路的特性,简要分析怎么样才能保证 8 位串行加法
           器运算结果是正确的?(2 分)
           组合逻辑电路的特点是输出随输入的改变而改变，从工程上看，该加
  ...