用函数编写ALU
——Verilog HDL语言
ALU可实现八种运算，本设计仅为功效模型，不能够进行综合。
代码以下：module ALU(a,b,sel,out  );input [3:0]a;input [3:0]b;input [2:0]sel;output [4:0]out;assign out=alu(a,b,sel);