基于3D堆叠集成的DRAM
缓存架构研究综述
摘要：内存访问速度的增长远远跟不上处理器处理性能的增长，“内存墙（
Memory Wall
）[1]”越来越成为计算机体系结构进步的瓶颈。
3D堆叠集成技术
将多层硅芯片叠加起来，使得芯片间传输延迟降低，传输带宽增加。使用
3D堆叠技术可以将
DRAM
堆叠到多核处理器芯片上，从而使得访存速度获得提高。由于散热，功耗等问题，基于
3D堆叠集成的
DRAM
往往不具有足够的容量
来作为处理器的主存（
除了一些特殊的市场需求
）。较为有实践意义的架构是将基于
3D堆叠集成的
DRAM
作为最末级缓存（LLCLast LevelCache
）使用。本文分析了已有的基于3D堆叠集成的
DRAM
缓存架构，比较了不同架构之间的优缺点
，对目前该领域的研究方向做了
综述。关键词：
3D堆叠；DRAM
；缓存1引言内存墙及现代存储技术
1965
年，Intel
的创始人之一，名誉主席戈登
.摩尔（Gordon Moore
）提出：每
18个月，芯片上的晶体管数目就能够增加一倍。这就是著名的摩尔定律。摩尔定律的另一个更为大家熟悉的表述是：每
18个月，C ...