多标准视频解码器关键技术研究
文中设计以MPEG2和AVS视频编解码标准为基础,主要应用于我国数字电视“户户通”项目,完成的工作包括以下内容：完成了MPEG2以及AVS视频解码器中各主要功能模块的设计,并对所设计的模块进行了RTL仿真。整个视频解码器采用双CPU架构设计,通过使用一个MailBox控制器,用于提高解码器与外围设备的通信效率。
VLD模块采用状态机控制多级流水线解码方式；为减少因错误码流而造成解码器“死机”几率,VLD模块中设计增加了码流错误检测机制。反量化／反扫描模块采用了一种像素级多级流水线架构设计,该架构能够提高IQ/IS模块工作频率以及减少电路资源消耗,采用这种设计,在Design Compiler软件下综合,时钟频率能够达到161.6MHz,资源消耗相比参考文献[32]能够减少55%。
为了减少芯片占用面积,提高电路的速度,IDCTMPEG2解码采用了一种基于Loeffler的改进算法实现,使用了一种近似处理和放大乘数倍数的方法来减少计算误差；仿真结果显示,IDCT模块计算误差控制在-0.5-1之间(标准中定义误差允许范围为-2-2)。提出了一种宏块级的流水线运 ...