看到大家基本都是从架构系统级的角度去思考这个问题，我就从物理层给一个答案吧。

CPU 是由无数晶体管组成的，架构系统级管的是如何让这无数 MOSFET（金属氧化物半导体场效应晶体管）合理并且高效的运行，物理层管的则是如何让单个 MOSFET 运行的更快。

关于工艺上的革新简直数不胜数，十年前我们使用的 CPU（以 pentium 4 为例）的特征尺寸（critical length，也就是常说的线宽）为 90nm， 晶体管是平面 MOSFET（planar-MOSFET）， 现在我们用的 Core 4XXX 系列的特征尺寸是 22nm， 晶体管用的是 3D 鳍式 MOSFET （FinFET）。 更小的特征尺寸意味着更大的驱动电流，更大的驱动电流意味着更快的响应速度，于是 CPU 的速度更快。

在这十多年中，CPU 经历了：

1. 单核 CPU 到多核 CPU 的改变， 不再用简单的主频来拼性能（主频越高， 功耗越大，散热问题越严重）。

2. 栅极氧化物：低 K 值二氧化硅（SiO2）到高 k 值二氧化铪（HfO2），用来解决随特征尺寸减小带来的栅极控制能力减弱的问题。

3. 栅极氧化物兼容性要求： 多晶硅栅极到金属栅极（n 型和 p 型不同金属）。

4. 传统硅衬底到应变硅技术 （strain silicon， 应变条件下 Si 半导体的载流子迁移率会得到非常大的提升，从而提高晶体管驱动电流）。

5. SiGe 源漏级技术（用来降低晶体管接触电阻，增大电流）。

6. 特征尺寸的不断缩小 90-65-45-32-22nm，下一个目标就是今年的 14nm。（特征尺寸的缩小能带来更大的驱动电流以及更高的晶体管集成度， 进一步增强 CPU 芯片的运算速度和能力，同时也会带来更多的散热和功耗问题）

7. 3D 晶体管技术 （用来增强在短沟道条件下的栅极控制能力）。

8. SOI 技术，绝缘体上硅技术， 由 IBM 提出，是 Intel FinFET 阵营以外的另一大技术阵营。

Moore 定律驱动着半导体产业的不断向前发展， 其实在你不经意之间，无数人的奋斗成果和新技术，以及数以亿计的晶体管都被注入了那小小的 1cm 见方的硅片之中，这本身不就是一个很奇妙的事情吗？

从另一个角度上说，其实我们在不经意间参与了这人类历史上最伟大和最先进技术的变革之中了。